| 98システム解析スレッド2023年11月 ／人'A`;人＼ 2023年11月1日(水) 4:19 |
| 謎の間 かかっくん 2023年11月2日(木) 20:04 |
VX21とVM21のピポをWikiに載せやうと録音しやうと念ったところ既に有ったので聴いた処、VX21のV30モードにだけ
電源が入ってから音迄に間が有る事が判りますた
upload.wikimedia.org/wikipedia/commons/2/21/PC-9801VM21_ITF_beep_sound.ogg
upload.wikimedia.org/wikipedia/commons/8/8b/PC-9801VX21_ITF_beep_sound.ogg
upload.wikimedia.org/wikipedia/commons/2/21/PC-9801VX21_V30_mode_ITF_beep_sound.ogg
VX21のSW3-8を上にしてV30モードで【電源を入れると】確かに間が有馬す。リセットでは然う成らないやうデス
あと286 10Mと、286で動く筈のV30 10Mのピポの長さが違い枡ね。此れは286 10Mと8M/V30で遣われる
ROMが違うからでせう
此れはVX2も調べてみないと
|
| ピポはCPU切り替わりの前か後か まりも 2023年11月2日(木) 23:19 |
9801Rシリーズでは80386で起動してから V30に切り替え＋「CPUだけリセット」を、I/O F0hを叩くことでやっていたわけですが、ピポるのは80386で起動したときで、V30に切り替え後ではなかったはずです。VX21ではそうではないということでしょうかね？
さてところで主にPCIバス搭載機でUMBのためにメモリを捻出するconfig.sysドライバプログラムを懲りずにまた作りました。
PCIUMB.SYS ttp://hp.vector.co.jp/authors/VA012947/util/pciumb.html
「E800RAM」や「WCRAM」など似たようなのが既にいくつかあるので被らないようにしてください。今度のは、あまり使われることがない拡張ROM域のD0，D4の32KBを使うほか、N88 ROM BASICのE8，ECの32KBを無条件にUMB用メモリにしてしまいます。PCI無しの機種の場合でEMJボードがEMS専用設定で突っ込んであれば無条件に（IPLwareでの先客がいなければ）D0,D4に勝手RAMを割り当てます。ですので他の勝手RAM使用プログラムとは併用できませんしEMSとしても使えません。
ただしアイオーデータのEMSボードをEMSとして併用することはできますし、そのまま仮想86で「EMSのみ」（UMBを割り当てない）で使うことも可能です。まあそのくらいなら余計なことをせずに仮想86でEMSもUMBも作ればいいのですが、何がなんでもリアルモードDOSでないと困るというごく一部の人向けです。
|
| クロック切り替えスイッチはどちら側だったのでしょうね。 KAZZEZ 2023年11月3日(金) 7:31 |
VX21は286/10MHzでは新ROM、8MHzかV30では従来VX/VM21用ROMを使いますから、10MHzで起動した際はV30に切り替える前にROMを切り替える間があるのかもしれませんね。旧機種では286モードの10MHzは想定されていませんでしたから、ピポ音の鳴る前に音程を調整するためのCPU判断をする必要もあったかもしれないですし。
----追記----
まだご提示のoggと聞き比べてはいないのですが、手持ちのVM21＋VX21のCPUボード（常に新ROMが選択される？）のV30モードでは体感できるほどの間は感じられない気がします。
|
| CPUアクセラレータHAS-33QPとEXCACHE.EXE まりも 2023年11月3日(金) 8:13 |
 これらが使えるということをつい最近知ったので9821Bs（WB対応無しL2C無し）で試してみました。
EXCACHE.EXEはデバドラ兼実行プログラムで、まずはデバドラとして組み込んでおく必要があります。ところが、
device=excache.exe /on /we
としてライトバック有効WEを指定するとハングアップしてしまいます。仕方ないので/WDでライトスルーを指定すると通りました。この状態でCPU bench 0.98の成績は 約103です。これは直差しAm 5x86のWT動作時と全く同じです。ドライバ未適用でもWDで適用でも全然WB動作ではなかったというわけです。詐欺じゃん？
さてDOSが起動完了してから実行プログラムで
excache /we
としたところハングアップせず、高速化されました。WB対応機に直にAM5x86を載せたときと同じで、CPUbench 0.98が約172です。試しにメモリウィンドウの8000:0000h上で実行してもこの速度でした。いったいどういうときにキャッシュがフラッシュされるのか？
とREADMEを読んでみたところ、なんとInt 1BhのディスクI/O割り込みが発生したときにキャッシュをフラッシュすると書かれています。これはいささか乱暴な、、、実際計測してみるとEXCACHE常駐時には細かいディスクアクセス速度がかなり低下しています（画像）。オンボードIDEやPC-9801-100/AHA-1030 SCSIボードについてはDMAは使いませんから、ディスクIO割り込みのとき全てキャッシュをフラッシュする意味はないんですけどね。簡単な仕様にするためにしょうがなくやっているようです。
なおWE適用（WB）状態でメモリウィンドウのところで物理メモリ切り替えをしてみましたが、内容がおかしくなることはありませんでした。ここはハードウェアロジックがキャッシュフラッシュを制御しているのでしょうかね？I/Oの 0461hや043Fhあたりを監視すればできそうではあります。
対抗馬のアイオーデータPK-A586/98はデバドラ不要ですが、先月の皆さんのご報告では成績はHAS-33QPのデバドラ無し動作となんら変わらないようなのです（EPSON機除く）。高速化の手段がないのだからこれこそ詐欺？
＜22時追記＞どうもEXCACHE /WE でWBモードで使うとときどきおかしくなりますね。念のためDMA一切使用しない100ボードSCSIで動かしています。今の所ディスクファイルのクラッシュはありませんが、普通にエディタで編集中にシステムクラッシュすることがあります。あまり安心して使えるものではありません。かといって使わなければ、せっかくの高価なCPUアクセラレータなのにDX4に毛が生えた程度の性能に甘んじることになります。
あとやることとしては初代A-Mateで様子を見るくらいです。HAS-33QPにはAp/Asで使う時のジャンパピンがあるのです（Aeには装着不可）。他の機種と何が違うのかわかりませんけど。
|
| 長さの違い かかっくん 2023年11月3日(金) 18:40 |
解説文憑きの
commons.wikimedia.org/wiki/File:PC-9801VM21_ITF_beep_sound.ogg
commons.wikimedia.org/wiki/File:PC-9801VX21_ITF_beep_sound.ogg
commons.wikimedia.org/wiki/File:PC-9801VX21_V30_mode_ITF_beep_sound.ogg
の解説文に由ると
> 10MHzの音の長さは80286モードの10MHzと8MHzの中間くらいだが、8MHzの音は80286モードと変わらない。電源スイッチを押してから10MHzでの起動音が鳴るまでの時間が長くなっている
と有馬す。286モードとV30モードでは10Mの音の長さが違うそーで、確かに違い枡
音を編集して両方の音をテキトーに左右に振り分けると長さの違いが目に見えて解り枡ね
# 翠が286、紅がV30
画像のZIPはOggでなくWAVナノで粗開けるでせう
|
   |
| PCIUMBとUMBPCI かかっくん 2023年11月3日(金) 21:22 |
  ところで
> PCIUMB.SYS ttp://hp.vector.co.jp/authors/VA012947/util/pciumb.html
PC専用と云われて居るUMBPCIは98でも動いたやうな？
と憶ったところPCIUMBはUMBPCIが動かないNP21/W
でも動き枡ね。UMBPCIに対しての最大のアドバンテージは何と云っても山猫対応でせう。あとUMBPCIより小さい
# と想ったら矢っ張り動かないやうデス。此れはNP21/Wの実装に問題(RAMイヒに対応せず)が有りそーな？
何方も対応しないチップセットはDRVEXECでINTELSATを実行して設定するとか？
みいそDOS3.3xに憑いては<del>DOSHIGH</del>BUFFERS/FILES/DEVICEをUMBに載せるツールが
対応するかdsk
# DOSHIGHはHMAのみ対応
|
| どんな機種でも常にD4000hからの16KBはUMBにしたい まりも 2023年11月3日(金) 21:36 |
なんていう人がどれだけいるかわかりませんが、それを目指した結果です。
山猫だけでなくRCC/NECなRvIIにも対応しています。St 20-15は対応で作ったつもりですが実機テストをしていないので対応と書いておいてありません。430LXな Xfとか、ドッキングステーションが要るノート機はもう手にも入らないのでいいやで。あとメリットはレガシー機でもEMJボードを突っ込んでおけば使うというおまけ機能がある点でしょうかね。EMSメモリボードはアイオーデータ製の方がしっかり動くので、そっちをEMSなり勝手ROMエミュレータなりで使用した方がいいでしょう。そのためPCIUMBはC0000hからの64KBを避けた仕様にしています。
UMBに使えるメモリを実際にUMBにするユーティリティはいろいろあると思うのですが、メモリの内容チェックが甘いやつの方がいいと思います。中途半端な再起動（ディスクのブート）だとメモリの中身は当然残っているからです。EMJに不揮発改造してあるとハードウェアリセットでも残りますし。
＜14日追記＞
＞NP21/Wの実装に問題
問題はないでしょう、実機と違うというだけです。実機はあまりに品種が多すぎて、エミュレータは全てに対応することは現実的ではないし必要性もないです。また逆に、個別のハードウェアをいじるソフトウェアやファームウェアは、各種のエミュレータに対応することは無理です。エミュレータが行なっていることと等価のハードウェア仕様が公開されていれば別ですが。
|
| パッチ案 かかっくん 2023年11月4日(土) 1:38 |
・int 1Bh初級編
。DA/UAをチェックする
装置の種類をチェックすればフラッシュ・コピYバックの要否が判り枡
・int 1Bh中級編
・DA/UAとファンクションをチェックする
装置の種類と共に機能(メモリR/Wを伴わないモノ等)をチェックすれば無駄なフラッシュ・コピYバックを減らせ枡
|
| EXCACHEの中身がおぼろげに まりも 2023年11月4日(土) 8:40 |
EXCACHEはどうも初級編ぽい感じかな？＜追記：INT 1Bhで来た直後のAXを何もチェックしていなかった、初級以下＞その代わり常駐量は非常に小さくて、デバドラでは560バイト、実行型では700バイト程度です。逆汗してわかりましたが、アクセラレータの回路が使用するI/Oアドレスは、60E0,60E4,60E8,60ECh の4個です。ところがどれも内容が一緒っぽいです。書き込みはワード幅のようですが情報として使っているのは実質バイト幅です。機能的には そのうちの5bitしか見つかりません。えらく無駄なリソース消費ですけどもアドレスデコーダの簡略化のためでしょうかね。
ドライバ初期化部がやっているとおり60E8と60ECに90hを書き込むとWBになりました。バイトデータの最上位bitがWBフラグのようです。WTでは10hです。しかしそれだけでは何かの拍子にハングアップします。最下位bitに1をセットして出力するとキャッシュがフラッシュでしょうかねぇ。これをInt 1Bhのたびにやる？そんな感じです。
常駐部にはないですが実行プログラム部ではEMM386に対するInt 1Fh func 8B00、8C00も行われています。ノート機に対応アクセラレータありましたっけ？
|
| お返事 KAZZEZ 2023年11月5日(日) 22:55 |
> 画像のZIPはOggでなくWAVナノで粗開けるでせう
わざわざ変換していただき申し訳ありません。当方でなかなか聞けなかった原因は、主にテレビ内蔵ブラウザで閲覧することが多いせいです。今となっては古い機種ですので多くのウィキが閲覧できなくなったほか、URLを手動入力しようにもコピペが使えませんし、XやGoogleドライブに関してはブラウザの条件がかなり厳しいらしく、メジャーな環境でないとアクセスできないようです。結果的に最近は話題に遅れることも多くなりましたが、そうした不便にもかかわらず、大画面でTVリモコン操作というのは体を休めるにはとても快適ですので、趣味に関しては未だにPCやスマホ（老眼鏡必須）よりもTVで閲覧することが多いままです。（殴
# もっとも使っているPCの性能が低い（最近のOSが重い）せいもありますが…（ぉぃ
で、聴いた結果ですが、確かにwikiのVX21のV30モードでは1秒近い明確な「間」があるのですね。上記の通り常に新ROMが選択されるVM21＋VX21のCPUボードではそのような「間」はありませんから、本物のVX21の場合はV30/10MHz時にROM切替とか環境設定などでピポるまでに相応の処理を行っている可能性がありそうですね。
> ノート機に対応アクセラレータありましたっけ？
研究発表会の486用CPUアクセラレータのページを見るとAm5x86搭載のものはNe用やNe2/Nd用でいくつか製品があるようです（EXCACHEが使えるかどうかは存じませんが）。私もNe用は一応持っているのですが、電力が足りないのかNS/Aでは動きませんでした。
----9:50追記----
> Wikiに有る音とは別物で、編集した物デス
ああすみません。よく見たらそちらのほうは「間」の話ではなく「長さ」の話だったのですね。解凍して聴いてみて、編集意図を理解しました。wikiのほうでは電源スイッチと思しきノイズの後にピポが鳴りますから「間」が分かります。
|
| HAS-33QPを解剖 まりも 2023年11月6日(月) 0:13 |
 結局どの機種でもEXCACHE /WEはうちではまともに動作しません。そしてもっともダメなのがXe10でした。実行後秒殺です。本体側をI/O 63F bit7でWB対応にしてもしなくてもそれは同じでした。
調べてみると、HUD-HPという9801DA用の大きなアクセラレータは、DMAが動作したらキャッシュをフラッシュするハードウェア機構があるようですが、それでもWBにすると動作不具合が出やすいらしいです。第三研究所のDAのところにそのような記述がありました。それ以外のメルコの5x86 使用アクセラレータにはそうしたハードウェア機構が無く、ソフト的トリガーで下駄の回路がキャッシュをフラッシュするという、やや簡易な作りではないでしょうかね。
ということでHAS-33QPのCPUを取り外してみたところ、、、「DX4」というシルク印字が。そもそもDX4用に開発されたものだということがわかります。素通しの電圧変換下駄（倍率設定付き）と違うのは、キャッシュフラッシュ制御とWB/WTピン制御のI/Oが付いているだけでしたというオチです。もともとWB対応な本体機種（I/O 63Fhがある）においてはまったく要らない（どころか邪魔な）機能でしかありません。もうこいつはただの電圧変換下駄としてWB非対応機にDX4を載せて使うことにします。
対するPK-A586はもっと大きなプログラマブルロジックが収まっているので、もっとまともな動作なのだろうと期待したわけですが、先月のスレッドの情報からするとどうなんでしょうね･･･それを調べるためだけにY!時価14800円を出す気はありません。
|
| ↑はWikiの音とは別物 かかっくん 2023年11月6日(月) 1:31 |
ゐゑ↑はWikiに有る音とは別物で、編集した物デス
# スマホかタブで聴ければ良いと考えオリジナルを変換しただけの音は載せませんですた
で、HAS-33QPの前にDX4のHAS-33TPが有馬したからDX4から5x86に載せ替えただけの製品ナノでせう
EUZ(DX EX不問)で検証するのは如何でせう？
|
HAS-33QPが /WE時フリーズし易いタイミングは、普通にエディタを操作している時（テキストVRAMのR/WやXMSのメモリへのアクセス）、拡張ROM域やSYSTEM BIOS域への読み書きの時に多いです。
LUMB /Map など実行すると大体固まります。もしかしてライトバックしてはいけないメモリアドレスでWB動作なのがいけないのかも。なにしろWB禁止なメモリウィンドウ8000:0まで高速化してしまいますからね。
いっぽうWB対応本体はどういう仕様になっていますかね。ロジアナがあれば、メモリR/W中のCPUのCACHE，FLUSH，HITM，WB/WTピンなどを監視したいところですが。
今月の汎用スレッドによると、FAでEUF-EPが安定して /WEで動作していたようですが、このアクセラレータはI/O wait が効きます。これでなんとかなるのでしょうかね？
|
| WB対応機に直5x86だとFD-IPLwareが間に合わない まりも 2023年11月8日(水) 22:15 |
Xe10/BX4でWB可能なCPU直載せのときはIPLwareでCPUL1WBでOKですよ、と思っていたわけですが、FD-IPLware/OSFD-IPLwareでやろうとすると、その時点でFDアクセスのためDMAが作動し、キャッシュのフラッシュが正しく行えずにハングアップまたはファイルクラッシュする可能性がありますね。100ボードのSCSIでいつも起動していたのでこれはうっかりしていました。まあ普通にDOSを起動するFDでは読み込みの連続でしかないので問題は起こりませんが、書き込みで必ず破綻します。
回避法はやはり起動時ROMアプリということになります。EXIDEBX4に追加しておけばいいでしょうかね。対象CPUはAm5x86と幻のWBEDX4-100でいいと思いますが、Cyrixの5x86ってXe10/BX4に直接載せて一応の起動はできるのでしょうか？ なおCPUIDは命令実行ではダメそうなのでシステム共通域に保存されたreset直後のDXレジスタの値をアテにすることにします。
ところで実験的にITFのコードにパッチを当てる方法も試してみました。リウさんが先月の解析スレッドで書いているCPUIDのテーブルのところを書き換えて、Am5x86 133MHz WBの04F0hを入れておいたところ、起動後にI/O 063Fhのbit7が1になり、「一応」write back対応の状態になっていました。このテーブルを参照するコードはアルゴリズムが複雑で、テーブルの何番目にCPUIDがヒットしたかをBXレジスタに入れ、その値により間接参照する別のテーブルから063Fhのビット操作の値を決めています。したがってCPUIDのテーブルだけを適当に書き換えてもダメで、5x86と等価なWB機能を持つCPUのCPUID値と入れ替えにしないといけません。しかしそんなものは用意されてません。ROMアプリに頼るべきだと言えます。
|
| DMAピンとFLUSH#を結んでDMA毎に消す かかっくん 2023年11月9日(木) 2:29 |
Cx5x86の動作には魔法下駄(魔法石)が要る気が？
ところでCx486SLC/DLCの頃にCバスのDMAピン(DRQかDAKか失念)とFLUSH#を結んでDMA毎に消すと云う方法が有った気が？
デモ此れは486機ならしてある気が？フラッシュする条件でコピYバックするのでは駄目なの哉？
|
| Xe10 リウ 2023年11月9日(木) 10:57 |
二重参照のテーブルは12個準備されています。ほかで使われているか調査していません。 テーブル内バイナリ値bit1がio 63fのbit7上げ判定でしたが、そのテーブルには04や0fもありますから何かに使われているかもしれませんね。個人的にiDX2WBではHSBが失敗するのが不便です。
Cx5x86はXe10に直載せ可能です。WB/WTジャンパはどちらにしていても起動時WT動作で、倍率ジャンパは挿すと2x動作になり遅くなります。
vectorにあったara5x86で設定を煮詰められます（WBはCR0の操作で有効）のでDOSならそれでいいと思いました。もちろんWB動作にしたならio63fhのbit7も手動で上げなくてはなりません。
WB100MHzでcpubench0.99cで140-150程度の速度です。
しかし一部プログラムが暴走しますのでじゃじゃ馬ですね。
追記
CPU-Lowモードを選択した場合はTIMER INTRRUPT ERRORが表示されて起動不可でした。
|
| Xe10にAm5x86 かかっくん 2023年11月9日(木) 20:09 |
で、抑々Am5x86をXe10に直に載せるとリセット直後はWTの筈でわ？
当時とったのはSocket3のPODP用WB/WT制御ピンとAm5x86のWB/WTピンを結んでDRVでWBにすると云う
物ですた。DOSや窓9xならイケ枡
> CPU-Lowモードを選択した場合はTIMER INTRRUPT ERRORが表示されて起動不可でした。
魔法石で回避出来るんデスかねぇ？＞Cx5x86
|
| Xe10は486完成機 まりも 2023年11月9日(木) 20:55 |
それはただのXeかXsのことでしょう。いずれも不完全なソケット3の機種です。
Xe10/BX4はCPU横10B10ジャンパがどうやらWB/WTと連動したピンで、ジャンパcloseで強制WT、OpenでWBとしてCPUは動作しますが、、、WBのときに必要な周辺制御回路はそれだけでは機能せず、I/O 63Fhのbit7を1にすることで機能します。それはITFによりソフト的に行われています。ITFを見る限りではCPUIDが1530hのPODPと0470hのWBEDX2しかそれを実行しません。Am5x86を載せると、見かけWBでも周辺回路がWB対応の動作になりませんから、I/O 63Fhをいじる必要があるのです。あと完全なソケット6なので電圧は自動対応です。ジャンパ6A1はcloseで4倍（DX4は2倍落ち）になるCLKMULピンのようです。
なおBX3，BA3は電圧以外の点ではXe10/BX4と同等ですが、強制WTや倍率ジャンパはありません。
Cx5x86はピン定義がWBEDX4と同じでないところがあるため、電圧はOKでもXe10では正しく動作しないものと思っていました。もしかするとランドだけあるジャンパピンはそれに関連するかもしれませんが、追跡したことはありません。
|
| Xe10でAmDX4と直Am5x86のベンチが同じ かかっくん 2023年11月9日(木) 23:26 |
おかιぃなぁ
当時Xe10にAm5x86を直に載せた際のCPUBENCH 0.98のスコアがWT8Kで3倍のAmDX4と同じだったので
WTの3倍で動作して居ると判断しますた。実際、WB3倍・WT4倍やWB4倍ではスコアが挙がりますた。
Xe10の初期状態の10B10はド〜だか失念デスが、当時はいじらなかった気がし枡。其れでもPODP用の
制御ピンと5x86のピンを結んでDRVを遣うとWTよりスコアが挙がったのでWBに成って居るやうですた。
【本体をWTの儘5x86だけWBにした場合と較べてベンチのスコアが下がった】のでI/O 63Fhは制御されて
居るやうデス
|
| DX4とPODPは違うので まりも 2023年11月10日(金) 12:25 |
おかしくはないと思いますよ。DX4やDX2のWB版にあるピンとPODP5V83/63 にあるピンはそれぞれ別物である（コントローラチップから別々に出せる）からです。PODPのWBとCACHE関連のピンは486にない外周にあります 。DX4/DX2/5x86でWTだったとしてもPODPではWBということが起こりえますし、実際そのようです。ちゃんと追跡はしていませんが、Xe10/BX4のジャンパ10B10はDX4/DX2定義のWB/WTにだけ繋がっているのではないかと推測されます。
9821Xsの改造ではソケット下で両者の同機能ピンを繋いでしまい、DX4/DX2でもPODPでもWBとなるようにしたのですが、もしかしてコントローラからそれらが別々に出ていた場合には不味かったのかもしれません（がDX4/DX2の側がWBに対応の気配がなさすぎるので大丈夫と判断）。同じことをXe10/BX4でやってはいけないように思います。
＜18時に追記＞帰宅したのでXe10を徹底的に調べます。パターンを追いかけてみたところ、
・10B10ジャンパは片側GND、もう片側は「486ソケットのB13」WT/WBへ接続
・10B 8という隣の空きランドの片側は「ソケット3の外周のT1」PODPのWT/WBに接続
ということがわかりました。上の仮説通りでしたがチップセットが別々に信号線を出すというようなことまではやっていませんでした。単にWB/WTをDX4/DX2WBE用とPODP用に振り分けていただけです。PODPを強制WTで動作させる必要はないので、10B8にジャンパピンを植えることはしなかったわけです。さらに調べると
・6A1ジャンパの片側は「486ソケットのR17」 CLKMUL に接続、他方はGND
まあ普通に倍率設定ピンで、既に調べがついている挙動通りです。
あとソフト的に調べたこと。CPUID 155Xの謎CPU用に書かれたITF内のテーブルを04F0にするとAm5x86はWBで起動し、他に怪しい点は見られませんでした（本当はキャッシュ制御が正しくない何かがあるとは思いますが）。PODP用に用意された1530の値を違うものにしたところ、PODPの起動時に黄色のCACHE ERRORが出ました。たぶん「その他のCPUだがWB」という扱いになり、失敗したのだと思います。ところでCPUID 055xは CPU worldで検索すると、Media GX ？の関連のようなのですが、 Xe10などの発売時期にそれは無いです。Intelが予約してたが世に出なかったODPがあったのですかね。
|
| CPUID一覧 リウ 2023年11月10日(金) 21:44 |
CPUBENCH 0.99c付属のCPU.DATの中にCPUID一覧が隠されておりまして
そこには1550はODPという文字列がありました。
が、intelからの公式情報では私はいまのところ見つけられておりません。
|
| Xe10,FDloader実行中はWT?WB?(正解はCD) まりも 2023年11月10日(金) 21:51 |
  というのが気になっていました。I/O 63Fhのbit7を立てずにXe10にWBでAm5x86直載せすると、FDのデータを壊すか読み間違うはずです。しかし、FDloaderのときもFDからDMAでデータ転送しているのに、そういうことはなさそうなのです。
FDloader開始時の状態をダンプ表示するプログラム（画像）を実行してみたところ、I/O 63Fhはbit7=1で、リセット直後にWB制御可がデフォルトのようです。謎のbit6も立っています。
ではなんで大丈夫かというと、そもそもCPU cacheはFDloaderに来るときには無効にされているのでした。なおメモリが確立していない段階から飛んでくるので、0000:0486hにはCPUIDが入っていません。まずFSレジスタ、ついで外字メモリに移されて、だいぶ起動が進行してから入れられるようです。
＜画像追記＞PC-9821Xnの場合もCache無効で起動していますが、63Fhのbit7,6は0で来ています。
|
| 発売中止のODPというと KAZZEZ 2023年11月11日(土) 8:32 |
> 謎CPU
当時予定されていて中止になったCPU(ODP)といえば、DX4(ソケット6)用のPentiumODPなんて話もありませんでしたっけ。クロック133MHzとか言われていたらしいですが…(ソース失念)。通常の486用PODPが153xであれば155xというのはちょうど良さそうな値です。もしかしたらXe10と同じくDX4のAp3でも想定されているのかもしれませんね。ソケット6には通常のPODPは差さらないという話があった気がしますし。
DX4と比べてパフォーマンスがあまり変わらないから中止になったらしいですが…もし発売されていたら486以下のシステムにとって最強の選択肢になりえたんでしょうね。最外周ピン対策に素通し下駄は要りますが、ハイパーメモリCPUにも電圧無改造で載りそうですし。
> BX3、BA3は電圧以外の点にではXe10/BX4と同等
そういえばBX3ではAT互換機向けの降圧下駄でCx5x86が起動できた気がします。先述の通り、PC-486HAでは直載せ/降圧下駄ともIPLの後に停止でした（PK-EP586の下駄は未確認ですが）。
|
| 両立した配線は難しそー かかっくん 2023年11月11日(土) 15:32 |
表計算にコピペすると表に成増
. . ／ B C D E F G H J K L M N P Q R S *
. ／ * * * * * * * * * * * * * * * * * *
／ * D20 D19 D11 D9 VSS DP1 VSS VSS INC VSS VSS VSS D2 D0 A31 A28 A27 *
2 * D22 D21 D18 D13 VCC D8 VCC D3 D5 VCC D6 VCC D1 A29 VSS A25 A26 *
3 * TCK VSS CLK D17 D10 D15 D12 DP2 D16 D14 D7 D4 DP0 A30 A17 VCC A23 *
4 * D23 VSS VCC . . . . . . . . . . . A19 VSS VOLDET *
5 * DP3 VSS VCC . . . . . . . . . . . A21 A18 A14 *
6 * D24 D25 D27 . . . . . . . . . . . A24 VCC VSS *
7 * VSS VCC D26 . . . . . . . . . . . A22 A15 A12 *
8 * D29 D31 D28 . . . . . . . . . . . A20 VCC VSS *
9 * VSS VCC D30 . . . AMD-X5 PIN SIDE VIEW . . . . . . . A16 VCC VSS *
10 * INV SMI- SRESET . . . . . . . . . . . A13 VCC VSS *
11 * VSS VCC UP- . . . . . . . . . . . A9 VCC VSS *
12 * HITM- CACHE- SMIACT- . . . . . . . . . . . A5 A11 VSS *
13 * INC WB/WT- INC . . . . . . . . . . . A7 A8 A10 *
14 * TDI TMS FERR- . . . . . . . . . . . A2 VCC VSS *
15 * IGNNE- NMI FLUSH- A20M- HOLD KEN- STPCLK- BRDY- BE2- BE0- PWT D/C- LOCK- HLDA BREQ A3 A6 *
16 * INTR TDO RESET BS8- VCC RDY- VCC VCC BE1- VCC VCC VCC M/IO- VCC PLOCK- BLAST- A4 *
17 * AHOLD EADS- BS16- BOFF VSS BE3- VSS VSS PCD VSS VSS VSS W/R- VSS PCHK- CLKMUL ADS- *
* * * * * * * * * * * * * * * * * * * *
. . ／ B C D E F G H J K L M N P Q R S *
. ／ * * * * * * * * * * * * * * * * * *
／ * D20 D19 D11 D9 VSS DP1 VSS VSS Vio VSS VSS VSS D2 D0 A31 A28 A27 *
2 * D22 D21 D18 D13 Vcore D8 Vcore D3 D5 Vcore D6 Vcore D1 A29 VSS A25 A26 *
3 * TCK VSS CLK D17 D10 D15 D12 DP2 D16 D14 D7 D4 DP0 A30 A17 Vcore A23 *
4 * D23 VSS Vcore . . . . . . . . . . . A19 VSS VOLDET *
5 * DP3 VSS Vcore . . . . . . . . . . . A21 A18 A14 *
6 * D24 D25 D27 . . . . . . . . . . . A24 Vcore VSS *
7 * VSS Vcore D26 . . . . . . . . . . . A22 A15 A12 *
8 * D29 D31 D28 . . . . . . . . . . . A20 Vcore VSS *
9 * VSS Vcore D30 . . . WB DX4 PIN SIDE VIEW . . . . . . . A16 Vcore VSS *
10 * INV SMI- SRESET . . . . . . . . . . . A13 Vcore VSS *
11 * VSS Vcore RES . . . . . . . . . . . A9 Vcore VSS *
12 * HITM- CACHE- SMIACT- . . . . . . . . . . . A5 A11 VSS *
13 * INC WB/WT- NC . . . . . . . . . . . A7 A8 A10 *
14 * TDI TMS FERR- . . . . . . . . . . . A2 Vcore VSS *
15 * IGNNE- NMI FLUSH- A20M- HOLD KEN- STPCLK- BRDY- BE2- BE0- PWT D/C- LOCK- HLDA BREQ A3 A6 *
16 * INTR TDO RESET BS8- Vcore RDY- Vcore Vcore BE1- Vcore Vcore Vcore M/IO- Vcore PLOCK- BLAST- A4 *
17 * AHOLD EADS- BS16- BOFF VSS BE3- VSS VSS PCD VSS VSS VSS W/R- VSS PCHK- CLKMUL ADS- *
* * * * * * * * * * * * * * * * * * * *
. ／ B C D E F G H J K L M N P Q R S T U
／ * * * VCC VSS RES CACHE- VSS VCC VCC VCC VSS INV EWBE- VSS VCC VSS WB/WT- HITM-
2 * D20 D19 D11 D9 VSS DP1 VSS VSS VCC VSS VSS VSS D2 D0 A31 A28 A27 HIT-
3 * D22 D21 D18 D13 VCC D8 VCC D3 D5 VCC D6 VCC D1 A29 VSS A25 A26 VSS
4 * INC VSS CLK D17 D10 D15 D12 DP2 D16 D14 D7 D4 DP0 A30 A17 VCC A23 VCC
5 VSS D23 VSS VCC . . . . . . . . . . . A19 VSS INC VSS
6 RES DP3 VSS VCC . . . . . . . . . . . A21 A18 A14 VSS
7 BLEN- D24 D25 D27 . . . . . . . . . . . A24 VCC VSS VSS
8 VSS VSS VCC D26 . . . . . . . . . . . A22 A15 A12 VSS
9 VCC D29 D31 D28 . . . . . . . . . . . A20 VCC VSS VCC
10 VCC VSS VCC D30 . . . PODP5V PIN SIDE VIEW . . . . . . . A16 VCC VSS VCC
11 VCC INC SMI- INC . . . . . . . . . . . A13 VCC VSS VCC
12 VSS VSS VCC INC . . . . . . . . . . . A9 VCC VSS VSS
13 VSS INC INC SMIACT- . . . . . . . . . . . A5 A11 VSS VSS
14 VSS FERR- INC NC . . . . . . . . . . . A7 A8 A10 VSS
15 VSS INC UP- INC . . . . . . . . . . . A2 VCC VSS VSS
16 VCC IGNNE- NMI FLUSH- A20M- HOLD KEN- STPCLK- BRDY- BE2- BE0- PWT D/C- LOCK- HLDA BREQ A3 A6 VCC
17 VSS INTR INC RESET BS8- VCC RDY- VCC VCC BE1- VCC VCC VCC M/IO- VCC PLOCK- BLAST- A4 VSS
18 RES AHOLD EADS- BS16- BOFF VSS BE3- VSS VSS PCD VSS VSS VSS W/R- VSS PCHK- INC ADS- RES
19 NC RES VSS VCC VSS INIT VSS VSS VCC VCC VCC VSS VSS RES VSS VCC VSS RES RES
PODPとWB DX2/Am5x86のキャッシュ周りのピン配は可也違い枡から両立した配線は難しそーデスね
BX4にWB DX2が載ったロットって有馬したっけ？
# TOP SIDE VIEWは ematei.s602.xrea.com/cgi-bin/bbs39_ken/bbs39.cgi?mode=resin&no=3318
|
| 両立している気がする まりも 2023年11月11日(土) 16:58 |
 両立はできる、というかXe10/BX4では両立できている仕様だと思います。WB/WTやCACHE関連の同名のピン同士を繋いでいいかというと、わからないうちは繋ぐべきでないのは当然です。とは言ってもDX2/DX4WBE用に定義されたWBキャッシュ関連ピンは（その全てかどうかわかりませんが）PODPではINCに定義されています。Internally Not Connected の意味らしいので、ソケット側でなんかの信号に繋いでおいても構わないわけです。
同名のピンでも信号のタイミングが異なるという可能性も考えておきます。その場合はDX2/DX4用とPODP外周とで別々の線がコントローラから行っているでしょう。これは勝手に繋いではまずいですが、あるかどうかちょっとわかりません。 なお載っているCPUがどっちであるかは、マザーボード側から電気的に判別できるはずですから、必要ならコントローラは信号のタイミングを変えることはできます。つまり同名の両方のピンを繋いでも構わない設計になっている可能性は十分あります。
とりあえずソケットの下を当たって、同名異所の信号ピンの導通チェックでもしてみますかね。
＜22時30分追記＞図はかかっくんさんのデータをそのままEXCELに入れて作成したものです。同じ信号名で場所が異なるものは４つあります。CPUソケット下でそれらの導通を調べたところ、相互に繋がっていました(WB/WT#はJ10B8で分断されなければ導通)。チップセットが別々に出すような信号はなく、PODPでの追加分だけのようです。
＞BX4にWB DX2が載ったロット
あるかどうかわかりませんが、時代が進むとAm486DX4にもWB版が混ざっていた可能性があり、そのようなものが供給された場合でも仕様を一致させるために、強制WTの10B10ジャンパを設けたのではないかと思います。Xe10/BX4の初期のロットではピンが立っていなかったという話もあったような気がします。
|
| ひょっとして LUMB /MAP まりも 2023年11月14日(火) 17:42 |
アイオーデータのmemory serverの付属ソフトで表題のものがあります。これと同様のフリーソフトもありますし、拡張ROM域がROMかRAMかを調べるソフトはいくつかあります。「PC-9801スーパーテクニック」の本にも同様のプログラムが紹介されています。基本的には、まずメモリを読んで保管、違う値を書いてから読んで一致を見る、不一致なら（RAM判定）保管したデータで書き戻す、不一致だが保管した値と一致ならROM判定、安定的に値がオールFFFFhなら何も無し、というアルゴリズムだと思います。
ところがよく考えてみると、PCIのSCSI BIOSのRAM属性のところは、Memory Mapped I/Oでもあるかも知れず、ROM/RAMの調査をすること自体がマズいですよね。そのほか SMITのSCSIBIOSのデータMMIO部も、グラフィックのモード状態によってはGVRAMのE0000h番地近辺もMMIOですから、下手に触ってはいけないわけです。
使っているLUMB.EXEのcopyright表記を見たら1992-1994年で、PCI SCSI BIOSなど知り得ないかもしれない時代の物です。SMITも知りません。その後のバージョンではこの問題は回避されているのかどうか？ これとそっくりなフリー版のcopyright年次はいつでしょうね？
|
| VMEMとHSは かかっくん 2023年11月15日(水) 9:19 |
現在DL出来るVMEMは(C)'96、HSは(C)'02のやうデスが、VMEMは過去ログの通り4K毎の各セグメントのオフ
セット0と2しかチェックしません。ROMのオフセット0と2が偶然FFhの場合未使用と誤認し枡
RAMの場合はMCBチェインを辿り枡
|
| ブートROMの占有状況を知ってから まりも 2023年11月15日(水) 12:34 |
先頭2バイトだけのチェックではちょっと足らないかもですね。LUMBは実行にそこそこ時間がかかる（80286機では気になるくらい遅い）ので、チェックしているバイト量が多いかも。
SMITのデータMMIOの4KBは1ワードたりとも書き込んではいけないと思いますが、PCI SCSI BIOSの16KB境界の先頭の場合は明らかにジャンプコードしかないので、RAM属性になっているときに書き込んでも大丈夫でしょう。境界の次の4KBの先頭やさらに次は危ないかも知れません。
システム共通域0000:04D0h（XA以外のハイレゾは4C0h）を先にチェックして、ブートROMがあるということになっているセグメントは除外すれば良さそうです。後で実物で確認しますが、SMITのデータMMIO域も、たぶんブートROMの続きというIDが入っていると思います。
と言っても、LUMBやHSはそのくらいのことはすでにやっているのではという気もします。システム共通域を偽装して動作仕様を確認してみますかね（結構大きなプログラムなので逆汗はしたくない）。ちなみにDOS起動後には、そこは書き換えてもとくに問題はありません。0000:04B0hのテーブルまで不用意に書き換えるとダメですが。
PCI機で12-16KB占有でPCI boot ROMの構造のデータがあれば、ノーチェックでRAM判定していいと思います。PCIなのにCバスブートROMの偽装をするプログラムはなくは無い（自作）ですが、MMIOなどありませんから、書き込みチェックに突入しても問題ありません。
＜15時追記＞幽霊メモリで思い出しましたが、メモリの実体が未接続のエリアのメモリアドレスを読むとFF hでない値が結構入るのですよね。Xe10/BX4などはそうです。しかも書き込んですぐ読むとその値が読めてしまいます。静電気的に見えているだけなのでエアメモリ？でもいいかもしれません。ともかくそれでRAMと判定しないように工夫しないといけません。A-mate初代などは32MBでラップアラウンドして本当のデータが読める問題もありました。初代B-FELLOWだと16MB、過去ログにあります。
|
| ハイパーメモリの認識IPLWare リウ 2023年11月16日(木) 22:37 |
LEMMの作者さまに指摘をいただき改善したつもりです。
DX系のものでも自動的にメモリ量を判別できる(はずの)ようにしました。
EX系のメモリ配置は非常に厄介でした、アドレスの上位から埋まるのがまさかでした。
ごーすとメモリにもなやまされましたが、書き込み後にout5f,alを2回だけいれるのがうちでは一番うまく行きました。
安全のためwritebackは無効にしています。
アドバイスもありがとうございます。プロテクトモード中はリアルモード割り込みが呼ばれないように注意しないといけない、ということに気づくのに二日もかかってしまいました。
drive.google.com/file/d/17AndvEUvP0_ntiVA3jlEjbyZZjSYCO1A/view
PCM_ATAとして公開しているものは１MB以下の領域にメモリ窓をがっつり開いています。ここも書き込みテストでRAMかどうかを調べられるととても危ないことに気づけましたので、そのうち直します。
17日14:30 閉めました。とりあえず改版しました。
|
| HS UMM を今後は使います まりも 2023年11月16日(木) 23:39 |
システムに問題を与えない割り込み禁止時間は幾らまでかというのは難しいですが、1MBのメモリチェック時間だと長過ぎる気はします。割り込み禁止を考えないでよいunrealモードは有り難いです。Unrealモードだと困るのは lodsd，stosd，movsdのようなセグメントレジスタと紐付けの転送命令が使いにくい点くらいでしょう。4G空間アクセスに使うセレクタは必ずFSかGSにするからです。セグメントプレフィクスを付ければ gs:losd のような命令は可能かもしれません。ニーモニック的に書けませんがプレフィクスを無理矢理置けばいけるかも？ リアルモードでcs:lodsdはこれでできます。ITFコード内で普通に行われていますよね。
ところでLUMB /MAPは危ないのではという件、2001年版のHS umm にしたところ不可解な事象は起こらなくなりました。IDEとSCSI BIOSがあるという表示も出るので、何らかの特別な処理はしていそうです。PCIのROMもオプションにはあるので、しっかり対応してそうです。まああまり古いもんは使わないようにした方がいいようです。
PCM_ATAのMMIO窓は、、、それが存在することを示すフラグはどこを見ればよいのかわかりませんから、知らないとどうにも対応できそうにないです。固有のデバイス名で識別するのが普通の作法でしょうかね。XMMドライバにおけるXMSXXXX0みたいな。
|
| Xe10/BX4のWrite Back続報 まりも 2023年11月22日(水) 21:27 |
LUMB /map あるいは HS umm に相当するモノを自分で作ってみたくなりました。Xe10/BX4にWBなAm5x86を載せ、ただしくI/O 63Fh bit7を1にした状態でそれを適用してみたところ、不可解なことが、、、SYSTEM ROM のはずのF000:0がRAM判定となったのです（画像２）。いっぽう本家 HS umm では正しくROMと判定されます（画像１）。試しにデバッガでF000:0 からゼロ値を書き込んですぐに読んでみると･･･RAMの如く書き換わっていました（画像３）。それではRAM判定してしまうのも道理です。
out 43Fh,A0h でフラッシュを一発かけたあとは正しくROM本来のデータが読めました。このことから Xe10/BX4では ROM BANKを切り替えたときなどは当然として、常に、書き込んだあとはキャッシュをフラッシュしないと危ないということがわかります。試しにメモリのR/W速度を計測するプログラムを実行すると、F000:0のアドレス帯はメインメモリと全く同じ最速でアクセスできてしまいました。まあSYSTEM BIOSの実体は「書き込み禁止の本体内蔵RAM」なので当然なのですが、「本当に書き込むことができたかに見えてしまう」のは盲点でした。
ROM/RAMチェッカー、あるいは力づくのメモリ実装量チェッカー、メモリウィンドウ制御ユーティリティ−などのプログラムにおいては、キャッシュやWBが有効なまま調べるのは無理というほかありません。
なおXe10/BX4の名誉のために言っておくと、8-9バンクのメモリウィンドウだろうがROMバンクだろうが一切無視して最速性能が出せるという点で、A-mateやX-mate（486）より格段に良い機種です。このようなところをいじるのはITFのコードやシステムユーティリティだけであり、一般のアプリには関係ないのです。システムユーティリティを注意深く作ればいいだけの話です。
(･_･)：BX4はPC-9821BX4という名誉な称号もあるで
【26日18時追記】i486DX2WBE でも試しましたが、PODPやAm5x86に比べると、デバッガ操作ではなかなか再現しにくいです。それでもRAMと判定されてしまう事象が起こることは確かめられました（画像４）。どういうわけか、０を埋めたエリアの途中だけそれが残り、先頭部はROM内容として読めました。
このほか、WTなDX4を載せた場合でも、書いてすぐ読み出すとRAM判定できてしまうことがあります。SYSTEM BIOS域がキャッシュ可の設計はさすがにイレギュラー過ぎではないでしょうかね。
|
    |
| VMEMでは？ かかっくん 2023年11月22日(水) 23:48 |
HSではF0-FFはBIOS空間として、決め打ちでROMと表示して居るのでわ？
VMEMではド〜表示されますか？
VMEMはDOS汎用で機種を限定して居ませんから決め打ちの表示はしないやうデス
あと、WTにして↑のツールで調べるとド〜成増か？
> ROM/RAMチェッカー、あるいは力づくのメモリ実装量チェッカー、メモリウィンドウ制御ユーティリティ−などのプログラムにおいては、キャッシュやWBが有効なまま調べるのは無理というほかありません。
486機は空間毎にリードキャッシュとライトキャッシュの可否を設定出来ませんから、或る意味仕様でせう
# その点はアクセラのが出来が良い
# 本来ROM空間はWTであるべき、でもWTでも讀めるのは書き込んだキャッシュの内容...？
|
| HSは真面目／486機の初期メモリsetting まりも 2023年11月22日(水) 23:55 |
  ＞HSではF0-FFはBIOS空間として、決め打ちでROMと表示して居るのでわ？
PCI機ではSYSTEM BIOS 部をRAM属性にしたままにできます。HS ummではそのときにRAMと表示するので、しっかり調べているはずです。またハイレゾのF5000番地には内容がないのですが、それも検出して---表示されますから、決め打ちはなさそうです。
【23日12時追記】Xe10/BX4はFDloaderが使えるので、そこでの設定状況を見てみました。ROM/RAMチェッカも組み込んであります。FDloaderではキャッシュ無効状態なので、SYSTEM BIOSがROM（書き込み禁止）であることが正しく判定できています。以前から気になっていたので、メモリチェックをかけて、どのアドレスまでメモリが存在するかも調べてみました。
その結果、いくらSIMMを載せていても、FDloaderの段階では2048KB、つまメモリチェック表示の「640KB + 1024KB OK」の状態であることがわかりました。さらに他の486機でも調べてみたところ同じでした。これは80386機のときからずっと変わらない仕様なんですかね。リセット後に無条件で設定されるのは、先頭SIMMバンクの2MB相当のところまでということになりそうです。
いっぽう一度普通に起動した後、「Cバスにハードウェアリセットを発行しない」かたちでのソフトウェアリセットをかけて[ESC][HELP][9]押し起動でFDloaderに入ったときは、実搭載量までメモリの存在が確認されました（画像２）。なおCバスにハードウェアリセットをしないシステムリセットの方法とは、過去に書いたとおり、SHUT0,1のセットだけしてOUT F0hを実行する(I/O 534hのbit0反転の出力をカットする)方法です。実行結果の違いをI/Oポートでみると、まず063Ehが違っており、新規電源投入またはCバスハードウェアリセットを経たことに関わるフラグがここにありそうです(bit1 ?)。サウンドシステムに関わるA460hも、電源入れたて時はFFhですが、ソフト的リセット時には73h（サウンド機能識別IDの値）が入っています。063Fhを見るとソフト的再起動ではWBと不明なbit6のフラグが残っています。
なおD000:0にあるRAMは画面キャプチャのための勝手メモリ(PC34メモリボード)で、Xe10/BX4のシステムとは無関係です。FDloader実行中でも画面キャプチャしてみたかったので追加しました。
|
| scsiselectっぽいもの リウ 2023年11月27日(月) 13:14 |
以前作成していたscu.comですが
wideなアダプタがお手頃価格で手に入ったので試してみたところ
想定した動きはしているようです。
eeprom書き換え後リセットした後の読み出し値の画面です。
pbs.twimg.com/media/F_6YX2UasAAQAiV?format=jpg&name=medium
RvII付属の1.10フロッピーでは設定画面に遷移できませんでした。
そしてAT機にさしてもscsiselectの画面が出てこないので仕方なくscu.comで設定しましたが、少なくとも自動設定はRvIIオンボードのものと同じ設定bitで動作したようです？これがX-B10本物かはわかりませんが2940UWJの見た目はしています。
28日追記
ROMも見てみました。ATブータブルが立ってなく、シールにはB10 U6 00 '97 NECの文字がありました。PC-9821X-B10と思い込むことにします。
売った人はAT機ではBIOSも出なくて（非同期設定になってしまって）速度も出ないゴミカードだと思ったので安くしてくれたのですかね、ありがたいです。
|
| Adaptec SCSIボードの設定で まりも 2023年11月28日(火) 12:22 |
ミイソ純正9821X-B10については手にしたことがなく、もちろんそれ用のSCSIユーティリティも持っていなく、AHA-2940UW/Jとの違いがわかっておりませんでした。ミイソ純正のX-B10の場合、AT用のBIOS部分が存在していないのではないかと思います（X-B09とAHA-2940AU/JAとの対比から）。拙作EXROM -f -n オプション付きで実行して、実質の内容量が何バイトまであるかでわかると思います。ATとの両用なら64KBみっちり埋まっているはずですが、ミイソBIOSのみであれば32KB以内たぶん24KB程度しかデータはないでしょう。
X-B10のミイソ版SCSIユーティリティについては、AdaptecのAT両用版より設定項目が少ないと予想されます。X-B09用のユーティリティでは転送速度は10/20MB/sしか選択できず、しかも10MB/sはultraでの設定になっていました。AT版での設定項目しか無い値は、ミイソ98用ブートBIOSでは無視されるか最低値に解釈されます。ただしEEPROMの記憶場所の対応は取れているようですし、起動時に勝手な値に変更されることもありません。
PC-9821X-B10でも、B02LとAHA-2940N/J95の違いのように、ミイソ版98BIOSが勝手にEEPROMの設定を起動時に初期化するということはないようですね。記憶場所も合っていると思います。しかしdisconnnect、startコマンド送出、BIOSで無視、などの設定は、98用BIOSはちゃんと見てくれるかどうか不明で、設定する意味が無いかもしれません。
【13時追記】＞ATブータブルが立ってなく
先頭部のこれだけでAT両用版でないことは判定できますね。
|
| KAZZEZ 2023年11月30日(木) 23:15 |
|
そういえばB09/B10などアダプテック系のPCI-SCSIの設定はFDloaderではできないのでしょうかね。筐体内部のSCSI接続を変更して筐体を閉じて元通り配備した後、いざ起動しようとしたらターミネーターの設定を直す必要があるのかBIOS段階で止まってしまいマシンが起動せず、設定変更もできないのでそれまでの作業をすべて最初の状態に戻さなければならない…なんてことがあります。この状態でもFDladerは起動できるようです。もっともFDloaderの段階ではいろいろ初期化されていないでしょうから、もしかしたらPCIまわりにアクセスするのは困難なのかもしれませんが…。
|
|
|
